Architektur

Computermuseum der Fakultät Informatik

Details zum intel 8008

c8008

Pin-Out ---V--- Vdd 1[ ]18 interrupt Man beachte: D7 2[ ]17 ready Im Gegensatz zum i8080 D6 3[ ]16 phi 1 braucht der 8008 nur eine D5 4[ ]15 phi 2 Betriebsspannung: -14V D4 5[ ]14 sync Um ihn mit TTL-Schaltungen D3 6[ ]13 S0 zu kombinieren, wurde mit D2 7[ ]12 S1 zwei Spannungen gearbeitet: D1 8[ ]11 S2 +5V und -9V. D0 9[ ]10 Vcc Der Bezugspol ist dann Vdd ------- Erklärung der Anschlu▀pins: D0-D7 Bi-direktionaler Adress/Datenbus. interrupt Aktiv high. Bringt den Prozessor in den Interrupt-Status. ready Aktiv high. Wenn die Leitung auf low gezogen wird, wartet der Prozessor auf langsame Speicher. phi1, phi2 Zwei-Phasentakt, nicht überlappend. Der Prozessor erzeugt damit intern einen Vier-Phasentakt. sync Signal zur Kennzeichnung des Beginns eines Maschinenzyklus. S0-S2 Maschinenstatus-Signale. Die 8008-States: Name S2 S1 S0 Funktion T1 0 1 0 Niederwertiges Adressbyte T1I 1 1 0 wie T1, aber Interrupt erkannt T2 1 0 0 Höherwertiges Adressbyte + cc2 und cc1 wait 0 0 0 Warte auf langsamen Speicher T3 0 0 1 Daten Ein- Ausgabe (Speicherzugriff) stop 0 1 1 Warte auf Interrupt T4 1 1 1 interner Datentransfer T5 1 0 1 interner Datentransfer Der T3-Status wird durch die in T2 ausgegebenen cc2 und cc1 weiter differenziert: Name cc2 cc1 Funktion PCI 0 0 Instruction Cycle. Das erste Byte (OPC) wird aus dem Speicher gelesen. PCR 1 0 Read Cycle. Daten oder weitere Teile des Befehls aus dem Speicher lesen. PCC 0 1 Command Cycle. Input-Output-Befehl. Ob Input oder Output hängt von der Adresse ab. PCW 1 1 Write Cycle. Daten in den Speicher schreiben.

zurück zur Homepage des Computermuseums