Im Gegensatz zu den meisten heute bekannten Prozessoren verfügt der Prozessor
im IBM 51x0 nicht über ein Statusregister, das Auskunft über das Ergebnis einer
vorausgegangenen Operation gibt. Somit gibt es auch keine bedingten Sprünge, die
z.B. das Zero-Bit oder das Überlauf-Bit testen. Ebenso kann es dann auch keine
expliziten Testbefehle geben, die einzelne Bits im Statusregister verändern.
Stattdessen gibt es hier kombinierte Test- und Skipbefehle, die ein oder zwei
Register in einer Form miteinander vergleichen und abhängig vom Ergebnis den
folgenden Befehl normal ausführen oder überspringen.
LBI R1, #2 LBI R2, #5 SLE R1, R2 ; Der HALT-Befehl wird übersprungen HALT
LBI R1, #%11010110 LBI R2, #%01000110 LBI R3, #%00100001 LBI R4, #%01100011 SBS R1, R2 -> Skip SBS R1, R3 -> kein Skip SNBS R1, R3 -> Skip SNBS R1, R4 -> Skip SNBC R1, R3 -> kein Skip SNBC R1, R4 -> Skip SBC R1, R3 -> Skip